🖥️ Wiki
Cerca
Search
Tema scuro
Tema chiaro
Esplora
algebra lineare
Algebra lineare
simboli per questo corso
architettura degli elaboratori
aggiunta di una nuova istruzione
allineamento
architettura degli elaboratori
architettura di Von Neumann
architettura RISC-V a singolo colpo di clock e senza pipeline
architettura RISC-V con pipeline
assembly RISC-V
cache
cicli in RISC-V
control hazard
CPU
CU (Control Unit)
data hazard
differenze tra CISC e RISC, vantaggi di RISC
elementi di stato (registri e RAM) dell'architettura RISC-V
elenco di istruzioni RISC-V
fasi dell'esecuzione di un'istruzione
formati delle istruzioni
forwarding
funzioni in RISC-V
hazard
matrici in RISC-V
modi di indirizzamento
registri generali dell'architettura RISC-V
riordinamento delle istruzioni
RISC-V
stringhe in RISC-V
calcolo delle probabilità
Calcolo delle probabilità
evento
probabilità
spazio campionario
calcolo differenziale
esercizi
esercizi di calcolo differenziale
esercizio con intervalli, min e max
calcolo differenziale
concetto di asintotico
derivate
distanza fra x e y sulla linea numerica
esercizi con i teoremi delle funzioni
formula di Stirling
formulario completo del calcolo differenziale
funzione continua e discontinua
gerarchia degli infiniti
infiniti e infinitesimi
intervalli in R
leggi della monotonia
limiti
limiti di funzioni
limiti di successioni
limiti notevoli delle funzioni
limiti notevoli delle successioni e forme indeterminate
maggiorante e minorante + teoremi
massimo e minimo
miglior polinomio
notazione o-piccolo
notazioni degli insiemi
numeri interi relativi
numeri naturali
numeri razionali
numeri reali
regole di derivazione
serie di Taylor
successione
tabella delle derivate prime
teorema de l'hopital
teorema dei valori intermedi
teorema dell'esistenza degli zeri
teorema di unicità del limite
teorema di Weierstrass
teorema di Weierstrass + Valori Intermedi generalizzati
teorema ponte
teoremi dei limiti sulle successioni
calcolo integrale
calcolo integrale
confronto asintotico
convergenza assoluta
convergenza semplice
criteri di confronto delle serie a segno costante
criterio di Leibniz
EDO del secondo ordine
EDO lineari del primo ordine
EDO non lineari del primo ordine a variabili separabili
elenco di equazioni differenziali da risolvere
equazioni differenziali
formulario di calcolo integrale
integrali
integrali definiti
integrali impropri
integrali indefiniti
problemi di Cauchy
serie
serie armoniche
serie di Cauchy
serie di Mengoli
serie di potenze
serie geometriche
successione di Cauchy
tecniche di integrazione
teorema fondamentale del calcolo integrale
interdisciplinare
albero
algebra di Boole
algoritmo
array
cardinalità (o potenza)
dizionario
espressioni booleane
funzione
hash table
heap
inclusione e sottoinsiemi
insieme delle parti
linguaggio regolare
linked list
lista doppiamente puntata
memoria (RAM)
notazione asintotica
operazioni fra gli insiemi
proprietà e tipi di relazioni
puntatore
queue
regex (espressioni regolari)
relazione
stack
struttura dati
teoria degli insiemi
introduzione agli algoritmi
albero di ricerca
algoritmi di ordinamento
algoritmi di ricerca
algoritmi ricorsivi
bubble sort
bucket sort
complessità delle operazioni più comuni in Python
complessità spaziale
complessità temporale
counting sort
efficienza degli algoritmi (costo computazionale)
equazioni di ricorrenza
esempi di algoritmi con diversa complessità
esercizi dell'esonero di algoritmi
heap sort
implementazioni degli alberi binari
insertion sort
introduzione agli algoritmi
lista di Python
master theorem
merge sort
metodo dei limiti asintotici delle somme
metodo dell'albero
metodo dell'integrale
metodo della forma chiusa
metodo di sostituzione
metodo iterativo
nomenclatura degli alberi
notazione O-grande
notazione Omega
notazione Theta
problem solving
problemi combinatori
pseudocodice
quick sort
ricerca binaria
ricerca lineare
selection sort
metodi matematici per l'informatica
esercizi
dimostrare che dato un insieme V di n punti li possiamo collegare due a due con n(n-1) diviso 2 segmenti (si assuma n maggiore uguale a 2)
dimostrazione della numerabilità con l'induzione
esempio di induzione
esercizi di metodi matematici per l'informatica
induzione con diagonali dei poligoni
dimostrazione della proprietà commutativa del prodotto cartesiano rispetto all'unione
esempi con situazioni reali
esempi di formule
esempio di formula logica
formule logiche
funzione calcolabile
funzione caratteristica di un insieme
implicazione materiale
induzione
induzione completa
induzione con definizione di funzione
induzione matematica
induzione sulla struttura del linguaggio
logica predicativa
logica proposizionale
metodi matematici per l'informatica
sintassi
metodologie di programmazione
analisi dello stato della memoria
anatomia della memoria della JVM
ArrayList
binding
campi
caratteristiche di Java
casting
char
classe
classe annidate e interne
classe anonima
classe astratta
classe final
classe Object
classe wrapper
clone
collezione
costruttore
design pattern
diagramma delle classi in UML
differenze tra classi anonime e espressioni lambda
eccezioni
enumerazione
equals
ereditarietà
ereditarietà multipla
esempio di progettazione di una classe
espressione
espressione lambda
flussi di controllo
gestione di input e output
hashcode
Hello World in Java
incapsulamento
interfacce funzionali
interfacce notevoli
interfaccia
interfaccia iterabile
Java
java.lang.String
javadoc
jolly
Junit
letterale
lettura input da console
messaggio
metodo
metodologie di programmazione
modificatori di visibilità
oggetto
operatori
overloading
overriding
package
polimorfismo
programmazione funzionale
programmazione orientata agli oggetti
relazioni tra oggetti
ricorsione
SAM (Single Abstract Method)
stream
this e super
tipi
tipi generici
UML (Unified Modeling Language)
upcasting e downcasting
variabile
progettazione di sistemi digitali
esercizi
circuito di controllo apertura cancello
dato x contenuto nell'intervallo 0, 7 (compresi) rappresentato in 3 bit CA2 stendere la tavola di verità. y = x-2 rappresentato in CA2 con il minimo numero di bit
esercizi di progettazione di sistemi digitali
esercizio con conversioni tra forme SOP, POS e canoniche
Scheda di esercizi n. 3
si converta in base 4 il numero 231(10), si converta poi in base 16 e si sommi a 34A(16)
si scriva -45 in CA2 a 7 bit e poi si sottragga 21
sommare F7A0 e FB60 che rappresentano valori IEEE 754 HP
stendere la tavola di verità e trovare le espressioni canoniche SOP e POS
verificare l'identità
adder
addizionatore a propagazione di riporto (ripple carry adder)
addizionatore sequenziale
algebra delle porte logiche e reti combinatorie
altri operatori logici
ALU
analisi di reti sequenziali
AND gate con funzione di controllo
ASCII
automa a stati finiti (finite state automata)
bit di parità
bus
caricamento parallelo e seriale di registri + right shift register
codice 2-su-5
codice di Hamming
codifica BCD (Binary Coded Decimal)
codifica dell'informazione (alfa)numerica
codificatore (ENC)
comparatore (COMP)
complementatore
complementazione
complemento a 1 (CA1)
complemento a 2 (CA2)
contatore con abilitazione al conteggio
contatore di eventi
contatore sincrono bidirezionale
contatore sincrono con reset
contatore sincrono modulo 2 alla n
criterio di minimalità
decodificatore (DEC)
demultiplexer (DEMUX)
diagramma temporale di reti sequenziali
errori di trasmissione
esempio di analisi di una rete sequenziale (automa contatore)
esempio di analisi di una rete sequenziale (automa riconoscitore)
esempio di progettazione dell'automa della macchina distributrice
estensione del segno in CA2
flip-flop
flip-flop (JK)
flip-flop delay (D)
flip-flop set-reset (SR)
flip-flop SR master-slave
flip-flop toggle (T)
full adder (FA)
funzioni di codifica e decodifica
funzioni non completamente definita o specificata
gray code
half adder (HA)
latch
latch set-reset (SR)
mappa di Karnaugh
moduli standard
modulo e segno (MS)
moltiplicazioni e divisioni per potenze della base
multiplexer (MUX)
NAND e NOR
notazione polarizzata
operazioni aritmetiche in base 2
operazioni con numeri in virgola mobile
ottimizzazione delle reti combinatorie
overflow
PC (Program Counter)
porte logiche
progettazione di sistemi digitali
programmable logic array (PLA)
rappresentazione o codifica dei numeri interi relativi
rappresentazione o codifica dei numeri naturali
rappresentazione o codifica di numeri con la virgola
read only memory (ROM)
registri
registri di memorizzazione
registro contatore
registro universale
reti AND-TO-OR
reti OR-TO-AND
reti sequenziali
ripple carry adder per valori in CA2
rotazione a destra e a sinistra di registri
scorrimento sia a destra che a sinistra di registri (SISO)
segnali a onda quadra
sia x un numero BCD. considerare la codifica y nel codice 2-su-5. scrivere le espressioni minimali per i singoli bit di y
sintesi di reti sequenziali
sistema binario
sistemi numerici del calcolatore
sistemi numerici posizionali
tabelle inverse dei flip flop
unità di misura del sistema binario
XOR
TODO
Home
❯
progettazione di sistemi digitali
Cartella: progettazione-di-sistemi-digitali
89 oggetti in questa cartella.
25 set 2025
rotazione a destra e a sinistra di registri
25 set 2025
scorrimento sia a destra che a sinistra di registri (SISO)
25 set 2025
segnali a onda quadra
25 set 2025
sia x un numero BCD. considerare la codifica y nel codice 2-su-5. scrivere le espressioni minimali per i singoli bit di y
todo
25 set 2025
sintesi di reti sequenziali
25 set 2025
sistema binario
25 set 2025
sistemi numerici del calcolatore
25 set 2025
sistemi numerici posizionali
25 set 2025
tabelle inverse dei flip flop
25 set 2025
unità di misura del sistema binario
25 set 2025
registro universale
25 set 2025
reti AND-TO-OR
25 set 2025
reti OR-TO-AND
25 set 2025
reti sequenziali
25 set 2025
ripple carry adder per valori in CA2
25 set 2025
registro contatore
25 set 2025
rappresentazione o codifica di numeri con la virgola
25 set 2025
read only memory (ROM)
25 set 2025
registri di memorizzazione
25 set 2025
registri
25 set 2025
mappa di Karnaugh
25 set 2025
moduli standard
25 set 2025
modulo e segno (MS)
25 set 2025
moltiplicazioni e divisioni per potenze della base
25 set 2025
multiplexer (MUX)
25 set 2025
notazione polarizzata
todo
25 set 2025
operazioni aritmetiche in base 2
25 set 2025
operazioni con numeri in virgola mobile
25 set 2025
ottimizzazione delle reti combinatorie
25 set 2025
overflow
todo
25 set 2025
porte logiche
25 set 2025
progettazione di sistemi digitali
25 set 2025
programmable logic array (PLA)
25 set 2025
rappresentazione o codifica dei numeri interi relativi
25 set 2025
rappresentazione o codifica dei numeri naturali
25 set 2025
flip-flop SR master-slave
25 set 2025
flip-flop delay (D)
25 set 2025
flip-flop set-reset (SR)
25 set 2025
flip-flop toggle (T)
25 set 2025
flip-flop
25 set 2025
full adder (FA)
25 set 2025
funzioni di codifica e decodifica
25 set 2025
funzioni non completamente definita o specificata
25 set 2025
gray code
25 set 2025
half adder (HA)
25 set 2025
latch set-reset (SR)
25 set 2025
latch
25 set 2025
esempio di analisi di una rete sequenziale (automa contatore)
25 set 2025
esempio di analisi di una rete sequenziale (automa riconoscitore)
25 set 2025
esempio di progettazione dell'automa della macchina distributrice
25 set 2025
estensione del segno in CA2
25 set 2025
flip-flop (JK)
25 set 2025
esercizi
folder
25 set 2025
errori di trasmissione
25 set 2025
diagramma temporale di reti sequenziali
25 set 2025
contatore sincrono bidirezionale
25 set 2025
contatore sincrono con reset
25 set 2025
contatore sincrono modulo 2 alla n
25 set 2025
criterio di minimalità
25 set 2025
decodificatore (DEC)
25 set 2025
demultiplexer (DEMUX)
25 set 2025
contatore con abilitazione al conteggio
25 set 2025
contatore di eventi
25 set 2025
codice di Hamming
25 set 2025
codifica BCD (Binary Coded Decimal)
25 set 2025
codifica dell'informazione (alfa)numerica
25 set 2025
codificatore (ENC)
25 set 2025
comparatore (COMP)
25 set 2025
complementatore
25 set 2025
complementazione
25 set 2025
complemento a 1 (CA1)
25 set 2025
complemento a 2 (CA2)
25 set 2025
caricamento parallelo e seriale di registri + right shift register
25 set 2025
codice 2-su-5
25 set 2025
bit di parità
25 set 2025
bus
25 set 2025
adder
25 set 2025
addizionatore a propagazione di riporto (ripple carry adder)
25 set 2025
addizionatore sequenziale
25 set 2025
algebra delle porte logiche e reti combinatorie
25 set 2025
altri operatori logici
25 set 2025
analisi di reti sequenziali
25 set 2025
automa a stati finiti (finite state automata)
25 set 2025
XOR
25 set 2025
NAND e NOR
25 set 2025
PC (Program Counter)
25 set 2025
AND gate con funzione di controllo
25 set 2025
ASCII
25 set 2025
ALU